メッセージ
折り返しご連絡いたします!
メッセージは20〜3,000文字にする必要があります。
メールを確認してください!
より多くの情報はより良いコミュニケーションを促進します。
正常に送信されました!
折り返しご連絡いたします!
メッセージ
折り返しご連絡いたします!
メッセージは20〜3,000文字にする必要があります。
メールを確認してください!
—— ニシカワ 日本 から
—— ルイス 合衆国 から
—— リチャード ドイツ から
—— マレーシア の ティム
—— ヴィンセント ロシア から
—— ニシカワ 日本 から
—— アメリカ から の サム
—— ドイツ の リナ
供給格子 LAE5UM-25F-6BG381E フィールドプログラム可能なゲート配列IC
製品説明
LAE5UM-25F-6BG381Eは,強化されたDSPアーキテクチャ,高速SerDes,高速ソース同期インターフェースなどの高性能機能を経済的なFPGAファブリックで提供するために最適化されています.
特徴
システム統合を高めるためのより高い論理密度
12Kから44K LUT
197〜203 ユーザプログラム可能なI/O
埋め込みされた SerDes
270 Mb/s,最大 3.2 Gb/s,SerDesインターフェース (ECP5UM自動車)
RDR (1.62 Gb/s) と HDR (2.7 Gb/s) でeDPをサポート
PCI Express,Ethernet (1GbE,XAUI,およびSGMII),およびCPRI
完全カスケード式スライス建築
高性能の増殖と蓄積のために12から160スライス
強力な 54 ビット ALU 操作
タイムディビジョン マック共有
丸めと切断
切片ごとにサポートします
2つの18×18または4つの9×9倍数
先進的な 18 x 36 MAC と 18 x 18 マルチプル マルチプル 蓄積
(MMAC) 事業
柔軟なメモリ リソース
最大 1,944 Mb sysMEMTM 組み込みブロック RAM (EBR)
194k から 351k ビット 分散 RAM
sysCLOCK アナログ PLL と DLL
LAE5〜45で4つのDLLと4つのPLL; LAE5〜25で2つのDLLと2つのPLL
前もって設計された源同期I/O
I/O セル内の DDR レジスタ
専用読み書きレベル機能
専用ギアリングロジック
源同期標準のサポート
ADC/DAC 7:1 LVDS XGMII
高速ADC/DAC装置