|
商品の詳細:
|
| 部品番号: | A3P250-FGG256I | システム パフォーマンス: | 350のMHz |
|---|---|---|---|
| PCI: | 64ビット | システム ゲート: | 1Mへの15K |
| 本当のデュアル ポートSRAM: | 144までKbits | DDR: | 700 Mbps |
高性能A3P250-FGG256Iの低い電力のプログラム可能な論理IC 256-LBGAのパッケージ
A3P250-FGG256Iの製品の説明
A3P250-FGG256I装置は腕の皮質M1プロセッサを支える。腕可能にされた装置にM1A3P （皮質M1）から始まりか、AESの解読。A3P250-FGG256Iを持っていないPLLを支えないまたはRAM support.ProASIC 3に装置本当のデュアル ポートSRAMおよび300までユーザーの144までのkbitsとI/Os支えられる1まで，000,000のシステム ゲートがあるマイクロチップの注文番号がある。
A3P250-FGG256Iの製品特質
|
部品番号 |
A3P250-FGG256I |
|
|
3000 LE |
|
|
157入力/出力 |
|
|
1.425 V |
|
|
1.575 V |
|
|
- 40 C |
|
|
+ 100 C |
A3P250-FGG256Iの特徴
700 Mbps DDR、LVDS可能なI/Os （A3P250および上）
1.5V、1.8V、2.5Vおよび3.3V混合され電圧操作
JESD8-Bごとの広い範囲の電源電圧サポート、2.7Vから3.6Vに作動するようにI/Osがする
破片ごとの4つの銀行への銀行選択可能な入力/出力の電圧
片端接地入力/出力の標準:LVTTL、LVCMOS 3.3V/2.5V/1.8V/1.5V、3.3V PCI/3.3V PCI-X、およびLVCMOS 2.5V/5.0Vは入った
差動入力/出力の標準:LVPECL、LVDS、B-LVDSおよびM-LVDS （A3P250および上）
入力/出力は入力、出力で登録し、道を可能にする
ホットスワップ対応および冷たい倹約I/Os
A3P030装置によってだけ支えられる。
プログラム可能な出力スルー・レートおよびドライブ強さ
弱い引き
IEEE 1149.1の（JTAG）境界スキャン テスト
ProASIC 3家族を渡るPin互換性があるパッケージ
A3P250-FGG256Iの出力バッファモデルそして遅れ
FAQ
Q.あなたのプロダクトは元であるか。
:はい、すべてのプロダクトは元、新しいオリジナルの輸入である私達の目的である。
Q:どの証明書があるか。
:私達はERAIのISOの9001:2015によって証明される会社そしてメンバーである。
Q:少しの順序かサンプルを支えることができるか。サンプルは自由であるか。
:はい、私達はサンプル順序および小さい順序を支える。サンプル費用はあなたの順序かプロジェクトに従って異なっている。
Q:私の順序を出荷する方法か。それは安全であるか。
:私達はまた明白、DHLのような、Federal Express、UPS、TNT、EMS.Weを出荷するのにあなたの提案された運送業者を使用してもいい使用する。プロダクトは詰まるよいよにあり、安全および私達を保障するためにあなたの順序へのプロダクト損傷に責任があってであって下さい。
Q:調達期間についての何か。
:私達は5仕事日以内の標準的な部分を出荷してもいい。在庫なしで、私達はあなたの順序の量にあなたのための調達期間を基づいていた確認する。
コンタクトパーソン: Sales Manager
電話番号: 86-13410018555
ファックス: 86-0755-83957753
